分析cmos電路邏輯

CMOS是單詞的首字母縮寫，集成電路是一塊微小的硅片，它包含有幾百萬個(gè)電子元件。術(shù)語IC隱含的含義是將多個(gè)單獨(dú)的集成電路集成到一個(gè)電路中，產(chǎn)生一個(gè)十分緊湊的器件。在通常的術(shù)語中，集成電路通常稱為芯片，而為計(jì)算機(jī)應(yīng)用設(shè)計(jì)的IC稱為計(jì)算機(jī)芯片。

雖然制造集成電路的方法有多種，但對(duì)于數(shù)字邏輯電路而言CMOS是主要的方法。桌面?zhèn)€人計(jì)算機(jī)、工作站、視頻游戲以及其它成千上萬的其它產(chǎn)品都依賴于CMOS集成電路來完成所需的功能。當(dāng)我們注意到所有的個(gè)人計(jì)算機(jī)都使用專門的CMOS芯片，如眾所周知的微處理器，來獲得計(jì)算性能時(shí)， CMOS IC的重要性就不言而喻了。CMOS之所以流行的一些原因?yàn)?

1、邏輯函數(shù)很容易用CMOS電路來實(shí)現(xiàn)。

2、CMOS允許極高的邏輯集成密度。其含義就是邏輯電路可以做得非常小，可以制造在極小的面積上。

3、用于制造硅片CMOS芯片的工藝已經(jīng)是眾所周知，并且CMOS芯片的制造和銷售價(jià)格十分合理。

這些特征及其它特征都為CMOS成為制造IC的主要工藝提供了基礎(chǔ)。CMOS可以作為學(xué)習(xí)在電子網(wǎng)絡(luò)中如何實(shí)現(xiàn)邏輯功能的工具。CMOS它允許我們用簡單的概念和模型來構(gòu)造邏輯電路。而理解這些概念只需要基本的電子學(xué)概念。

分析cmos電路邏輯的系列及主要參數(shù)

1．分析cmos電路邏輯的系列

CMOS集成電路誕生于20世紀(jì)60年代末，經(jīng)過制造工藝的不斷改進(jìn)，在應(yīng)用的廣度上已與TTL平分秋色，它的技術(shù)參數(shù)從總體上說，已經(jīng)達(dá)到或接近TTL的水平，其中功耗、噪聲容限、扇出系數(shù)等參數(shù)優(yōu)于TTL。CMOS集成電路主要有以下幾個(gè)系列。

（1）基本的CMOS——4000系列。

這是早期的CMOS集成邏輯門產(chǎn)品，工作電源電壓范圍為3～18V，由于具有功耗低、噪聲容限大、扇出系數(shù)大等優(yōu)點(diǎn)，已得到普遍使用。缺點(diǎn)是工作速度較低，平均傳輸延遲時(shí)間為幾十ns，最高工作頻率小于5MHz。

（2）高速的CMOS——HC（HCT）系列。

該系列電路主要從制造工藝上作了改進(jìn)，使其大大提高了工作速度，平均傳輸延遲時(shí)間小于10ns，最高工作頻率可達(dá)50MHz。HC系列的電源電壓范圍為2～6V。HCT系列的主要特點(diǎn)是與TTL器件電壓兼容，它的電源電壓范圍為4.5～5.5V。它的輸入電壓參數(shù)為VIH（min）=2.0V；VIL（max）=0.8V，與TTL完全相同。另外，74HC/HCT系列與74LS系列的產(chǎn)品，只要最后3位數(shù)字相同，則兩種器件的邏輯功能、外形尺寸，引腳排列順序也完全相同，這樣就為以CMOS產(chǎn)品代替TTL產(chǎn)品提供了方便。

（3）先進(jìn)的CMOS——AC（ACT）系列

該系列的工作頻率得到了進(jìn)一步的提高，同時(shí)保持了CMOS超低功耗的特點(diǎn)。其中ACT系列與TTL器件電壓兼容，電源電壓范圍為4.5～5.5V。AC系列的電源電壓范圍為1.5～5.5V。AC（ACT）系列的邏輯功能、引腳排列順序等都與同型號(hào)的HC（HCT）系列完全相同。

2．cmos電路邏輯的主要參數(shù)

cmos電路邏輯主要參數(shù)的定義同TTL電路，下面主要說明cmos電路邏輯主要參數(shù)的特點(diǎn)。

（1）輸出高電平VOH與輸出低電平VOL。CMOS門電路VOH的理論值為電源電壓VDD，VOH（min）=0.9VDD；VOL的理論值為0V，VOL（max）=0.01VDD。所以CMOS門電路的邏輯擺幅（即高低電平之差）較大，接近電源電壓VDD值。

（2）閾值電壓Vth。從CMOS非門電壓傳輸特性曲線中看出，輸出高低電平的過渡區(qū)很陡，閾值電壓Vth約為VDD/2。

（3）抗干擾容限。CMOS非門的關(guān)門電平VOFF為0.45VDD，開門電平VON為0.55VDD。因此，其高、低電平噪聲容限均達(dá)0.45VDD。其他CMOS門電路的噪聲容限一般也大于0.3VDD，電源電壓VDD越大，其抗干擾能力越強(qiáng)。

（4）傳輸延遲與功耗。CMOS電路的功耗很小，一般小于1 mW/門，但傳輸延遲較大，一般為幾十ns/門，且與電源電壓有關(guān)，電源電壓越高，CMOS電路的傳輸延遲越小，功耗越大。前面提到74HC高速CMOS系列的工作速度己與TTL系列相當(dāng)。

（5）扇出系數(shù)。因CMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，一般額定扇出系數(shù)可達(dá)50。但必須指出的是，扇出系數(shù)是指驅(qū)動(dòng)CMOS電路的個(gè)數(shù)，若就灌電流負(fù)載能力和拉電流負(fù)載能力而言，CMOS電路遠(yuǎn)遠(yuǎn)低于TTL電路。

分析cmos電路邏輯是在TTL電路問世之后 ，所開發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器件，從發(fā)展趨勢來看，由于制造工藝的改進(jìn)，CMOS電路的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTL。此外，幾乎所有的超大規(guī)模存儲(chǔ)器件 ，以及PLD器件都采用CMOS藝制造，且費(fèi)用較低。　早期生產(chǎn)的CMOS門電路為4000系列 ，隨后發(fā)展為4000B系列。當(dāng)前與TTL兼容的CMOS　器件如74HCT系列等可與TTL器件交換使用。

分析cmos電路邏輯-MOS管參數(shù)

1.開啟電壓VT

開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導(dǎo)電溝道所需的柵極電壓；·標(biāo)準(zhǔn)的N溝道MOS管，VT約為3～6V；·通過工藝上的改進(jìn)，可以使MOS管的VT值降到2～3V。

2. 直流輸入電阻RGS

即在柵源極之間加的電壓與柵極電流之比，這一特性有時(shí)以流過柵極的柵流表示，MOS管的RGS可以很容易地超過1010Ω。

3. 漏源擊穿電壓BVDS

在VGS=0（增強(qiáng)型）的條件下 ，在增加漏源電壓過程中使ID開始劇增時(shí)的VDS稱為漏源擊穿電壓BVDS

ID劇增的原因有下列兩個(gè)方面：

（1）漏極附近耗盡層的雪崩擊穿

（2）漏源極間的穿通擊穿

有些MOS管中，其溝道長度較短，不斷增加VDS會(huì)使漏區(qū)的耗盡層一直擴(kuò)展到源區(qū)，使溝道長度為零，即產(chǎn)生漏源間的穿通，穿通后源區(qū)中的多數(shù)載流子，將直接受耗盡層電場的吸引，到達(dá)漏區(qū)，產(chǎn)生大的ID 。

4. 柵源擊穿電壓BVGS

在增加?xùn)旁措妷哼^程中，使柵極電流IG由零開始劇增時(shí)的VGS，稱為柵源擊穿電壓BVGS。

5. 低頻跨導(dǎo)gm

在VDS為某一固定數(shù)值的條件下 ，漏極電流的微變量和引起這個(gè)變化的柵源電壓微變量之比稱為跨導(dǎo)。gm反映了柵源電壓對(duì)漏極電流的控制能力，是表征MOS管放大能力的一個(gè)重要參數(shù)。一般在十分之幾至幾mA/V的范圍內(nèi) 。

6. 導(dǎo)通電阻RON

導(dǎo)通電阻RON說明了VDS對(duì)ID的影響 ，是漏極特性某一點(diǎn)切線的斜率的倒數(shù)，在飽和區(qū)，ID幾乎不隨VDS改變，RON的數(shù)值很大 ，一般在幾十千歐到幾百千歐之間，由于在數(shù)字電路中 ，MOS管導(dǎo)通時(shí)經(jīng)常工作在VDS=0的狀態(tài)下，所以這時(shí)的導(dǎo)通電阻RON可用原點(diǎn)的RON來近似。對(duì)一般的MOS管而言，RON的數(shù)值在幾百歐以內(nèi) 。

7. 極間電容

三個(gè)電極之間都存在著極間電容：柵源電容CGS 、柵漏電容CGD和漏源電容CDS

CGS和CGD約為1～3pF

CDS約在0.1～1pF之間。

8. 低頻噪聲系數(shù)NF

噪聲是由管子內(nèi)部載流子運(yùn)動(dòng)的不規(guī)則性所引起的，由于它的存在，就使一個(gè)放大器即便在沒有信號(hào)輸人時(shí)，在輸出端也出現(xiàn)不規(guī)則的電壓或電流變化，噪聲性能的大小通常用噪聲系數(shù)NF來表示，它的單位為分貝（dB）。這個(gè)數(shù)值越小，代表管子所產(chǎn)生的噪聲越小，低頻噪聲系數(shù)是在低頻范圍內(nèi)測出的噪聲系數(shù)。場效應(yīng)管的噪聲系數(shù)約為幾個(gè)分貝，它比雙極性三極管的要小 。

分析cmos電路邏輯結(jié)構(gòu)

分析cmos電路邏輯是在TTL電路問世之后 ，所開發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器件，從發(fā)展趨勢來看，由于制造工藝的改進(jìn)，CMOS電路的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTL。此外，幾乎所有的超大規(guī)模存儲(chǔ)器件 ，以及PLD器件都采用CMOS藝制造，且費(fèi)用較低。早期生產(chǎn)的CMOS門電路為4000系列 ，隨后發(fā)展為4000B系列。當(dāng)前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然后介紹其他cmos電路邏輯。

工作原理

首先考慮兩種極限情況：當(dāng)vI處于邏輯0時(shí) ，相應(yīng)的電壓近似為0V；而當(dāng)vI處于邏輯1時(shí)，相應(yīng)的電壓近似為VDD。假設(shè)在兩種情況下N溝道管 TN為工作管P溝道管TP為負(fù)載管。但是，由于電路是互補(bǔ)對(duì)稱的，這種假設(shè)可以是任意的，相反的情況亦將導(dǎo)致相同的結(jié)果。

下圖分析了當(dāng)vI=VDD時(shí)的工作情況。在TN的輸出特性iD—vDS（vGSN＝VDD）(注意vDSN=vO)上 ，疊加一條負(fù)載線，它是負(fù)載管TP在 vSGP=0V時(shí)的輸出特性iD－vSD。由于vSGP＜VT（VTN=|VTP|=VT），負(fù)載曲線幾乎是一條與橫軸重合的水平線。兩條曲線的交點(diǎn)即工作點(diǎn)。顯然，這時(shí)的輸出電壓vOL≈0V（典型值＜10mV ，而通過兩管的電流接近于零。這就是說，電路的功耗很小（微瓦量級(jí)）

下圖分析了另一種極限情況，此時(shí)對(duì)應(yīng)于vI＝0V。此時(shí)工作管TN在vGSN＝0的情況下運(yùn)用，其輸出特性iD－vDS幾乎與橫軸重合 ，負(fù)載曲線是負(fù)載管TP在vsGP＝VDD時(shí)的輸出特性iD－vDS。由圖可知，工作點(diǎn)決定了VO＝VOH≈VDD；通過兩器件的電流接近零值 ?？梢娚鲜鰞煞N極限情況下的功耗都很低。

由此可知，基本CMOS反相器近似于一理想的邏輯單元，其輸出電壓接近于零或+VDD，而功耗幾乎為零。

傳輸特性

下圖為CMOS反相器的傳輸特性圖。圖中VDD=10V，VTN=|VTP|=VT=2V。由于 VDD＞（VTN＋|VTP|），因此，當(dāng)VDD-|VTP|>vI>VTN 時(shí),TN和TP兩管同時(shí)導(dǎo)通?？紤]到電路是互補(bǔ)對(duì)稱的，一器件可將另一器件視為它的漏極負(fù)載。還應(yīng)注意到，器件在放大區(qū)（飽和區(qū)）呈現(xiàn)恒流特性，兩器件之一可當(dāng)作高阻值的負(fù)載。因此，在過渡區(qū)域，傳輸特性變化比較急劇。兩管在VI=VDD/2處轉(zhuǎn)換狀態(tài)。

工作速度

CMOS反相器在電容負(fù)載情況下，它的開通時(shí)間與關(guān)閉時(shí)間是相等的，這是因?yàn)殡娐肪哂谢パa(bǔ)對(duì)稱的性質(zhì)。下圖表示當(dāng)vI=0V時(shí) ，TN截止，TP導(dǎo)通，由VDD通過TP向負(fù)載電容CL充電的情況。由于CMOS反相器中，兩管的gm值均設(shè)計(jì)得較大，其導(dǎo)通電阻較小，充電回路的時(shí)間常數(shù)較小。類似地，亦可分析電容CL的放電過程。CMOS反相器的平均傳輸延遲時(shí)間約為10ns。

聯(lián)系方式：鄒先生

聯(lián)系電話：0755-83888366-8022

手機(jī)：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1

請(qǐng)搜微信公眾號(hào):“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號(hào)

請(qǐng)“關(guān)注”官方微信公眾號(hào):提供 MOS管 技術(shù)幫助