|VTp|(VGSp與VTp為負(fù)值),所以p溝道MOSFET.為導(dǎo)通態(tài), 因此,輸出端經(jīng)過p溝道MOSFET充電至VDD,當(dāng)輸入電壓逐漸升高,使柵極電壓等于VDD時(shí),由于VGSn=VDD>VTn,所以n溝道MOSFET將被導(dǎo)通" />
廣東可易亞半導(dǎo)體科技有限公司

國家高新企業(yè)

cn en

新聞中心

cmos反相器 工作原理是什么 特性是什么

信息來源:本站 日期:2017-06-03 

分享到:

CMOS(cornplementary MOS)由成對(duì)的互補(bǔ)p溝道與n溝道MOSFET所組成.CMoS邏輯成為目前集成電路設(shè)計(jì)最常用技術(shù)的緣由,在于其有低功率損耗以及較佳的噪聲抑止才干.事實(shí)上,由于低功率損耗的需求,目前僅有CMOS技術(shù)被運(yùn)用于ULSI的制造.


6.4.1CMOS反相器

如圖6. 28所示,CMOS反相器為CMOS邏輯電路的基本單元.在CMOS反相器中,p與n溝道晶體管的柵極銜接在一同,并作為此反相器的輸入端,而此二晶體管的漏極也連接在一同,并作為反相器的輸出端.n溝道MOSFET的源極與襯底接點(diǎn)均接地,而p溝道MOSFET的源極與襯底則銜接至電源供應(yīng)端(VDD),需留意的是p溝道與n溝道MOSFET均為增強(qiáng)型晶體管,當(dāng)輸入電壓為低電壓時(shí)(即vin=O,VGsn=o|VTp|(VGSp與VTp為負(fù)值),所以p溝道MOSFET.為導(dǎo)通態(tài),

因此,輸出端經(jīng)過p溝道MOSFET充電至VDD,當(dāng)輸入電壓逐漸升高,使柵極電壓等于VDD時(shí),由于VGSn=VDD>VTn,所以n溝道MOSFET將被導(dǎo)通,而由于|VGSp |≈O<|VTp|,所以p溝道MOSFET將被關(guān)閉.因此輸出端將經(jīng)n溝道MOSFET放電至零電勢(shì),

欲更深化天文解CMOS反相器的工作,可先畫出晶體管的輸出特性,如圖6.29所示,其中顯現(xiàn)Ip以及In為輸出電壓(Vout)函數(shù).Ip為p溝道MOSFET由源極(銜接至VDD)流向漏極(輸出端)的電流;In為n溝道MOSFET由漏極(輸出端)流向源極(銜接至接地端)

的電流.需留意的是在固定Vout下,增加輸入電壓(vin)將會(huì)增加In而減少Ip,但是在穩(wěn)態(tài)時(shí),In應(yīng)與Ip相同,關(guān)于給定一個(gè)Vin可由In(Vin)與Ip(Vin)的截距,計(jì)算出相對(duì)應(yīng)的Vout如圖6. 29所示.如圖6.30所示的Vin-Vout曲線稱為CMOS反相器的傳輸曲線.


CMOS反相器的一個(gè)重要的特性是,當(dāng)輸出處于邏輯穩(wěn)態(tài)(即Vout=或VDD)時(shí),僅有一個(gè)晶體管導(dǎo)通,因此由電源供應(yīng)處流到地端的電流非常小,且相當(dāng)于器件關(guān)閉時(shí)的漏電流.事實(shí)上,只需在兩個(gè)器件暫時(shí)導(dǎo)通時(shí)的極短暫態(tài)時(shí)間內(nèi)才會(huì)有大電流流過,因此與其他種類如n溝道MOSFET、雙極型等邏輯電路相比,其穩(wěn)態(tài)時(shí)的功率損耗甚低.


聯(lián)系方式:鄒先生

聯(lián)系電話:0755-83888366-8022

手機(jī):18123972950

QQ:2880195519

聯(lián)系地址:深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1


關(guān)注KIA半導(dǎo)體工程專輯請(qǐng)搜微信號(hào):“KIA半導(dǎo)體”或點(diǎn)擊本文下方圖片掃一掃進(jìn)入官方微信“關(guān)注”

長按二維碼識(shí)別關(guān)注