MOS管變?nèi)萏匦苑治鰘MOS變?nèi)莨芨攀?KIA MOS管
信息來(lái)源：本站 日期：2021-01-21
MOS變?nèi)莨苁前袽OSFET標(biāo)準(zhǔn)管或稍加改進(jìn)后的MOS管的源極、漏極以及襯底連接起來(lái)，使它變成一個(gè)兩端器件;所利用的電容是柵極和源極之間的電容。電容的大小受柵極和襯底之間的電壓VGB控制。
MOS管變?nèi)萏匦裕焊鶕?jù)VGB的不同，MOS管工作在不同區(qū)域。當(dāng)|VGB|>|VT|時(shí)， 反型載流子溝道形成。
當(dāng)|VGB|>|VT|時(shí)，工作在強(qiáng)反型區(qū)域，當(dāng)PMOS的|VGB|>0或者NMOS的|VGB|<0時(shí)工作在積累區(qū)。在強(qiáng)反型區(qū)和積累區(qū)之間還有3個(gè)工作區(qū)域:緩反型區(qū),弱反型區(qū)和耗盡區(qū)。
MOS變?nèi)莨茉谶@些區(qū)域中的電容值CMOS隨|VGB|變化而變化。普通MOS變?nèi)莨茈娙葑兓?/span>是非單調(diào)的，只有|VGB|在很小的范圍內(nèi)變化時(shí)，才獲得近似單調(diào)的電容變化特性，電路的調(diào)諧范圍因CMOS的非單調(diào)性而受到限制。
為獲得VG在較大范圍內(nèi)變化時(shí)CMOS單調(diào)變化的特性，可以將MOS管的襯底與其他極斷開直接接在電路中的最高電位(PMOS)或最低電位( NMOS)上。
這種方法確保MOS管在VG變化范圍較大的情況下不進(jìn)入積累區(qū)，稱為反型MOS變?nèi)莨堋?/span>
MOS管變?nèi)萏匦裕悍葱蚇MOS實(shí)現(xiàn)的方式是將源極和漏極連接在一起，襯底接地。變?nèi)莨芸梢缘刃榧纳娮韬碗?/span>容的串聯(lián)，其等效電路如圖1(a)所示。
變?nèi)莨艿牡刃щ娙萦蒆spice仿真計(jì)算得到。由Hspice語(yǔ)句zin(i)求得等效電路輸入阻抗的虛部b。等效電路的輸入阻抗如式(1)所示。
測(cè)量電路如圖1(b)所示，電容值隨3個(gè)因素的改變而改變：電壓VG、VDB及MOS管的寬長(zhǎng)比W/L。
先設(shè)W/L=150，取W=150μm，L=1μm,VDB=0 V,改變VG仿真計(jì)算電容的值。電容數(shù)值變化如表1所示。
分析數(shù)據(jù)，由Matlab計(jì)算電容最大值與最小值的比值Cmax /Cmin，并擬出柵極電壓與MOS管電容值的關(guān)系曲線如圖2所示。
由圖2可見，當(dāng)VG 在一定范圍內(nèi)變化時(shí)，可使變?nèi)莨艿碾娙葜蛋l(fā)生較大的變化。由Matlab計(jì)算并顯示出電容最大值與最小值的比Cmax/Cmin =2.902 4。
取VG=1 V,VBD=0 V，改變寬長(zhǎng)比，仿真計(jì)算電容的值。電容數(shù)值變化如表2所示。
由Matlab模擬MOS管寬長(zhǎng)比與電容值的關(guān)系曲線如圖3所示。
由圖3可見，電容值與寬長(zhǎng)比近似成正比，在振蕩器電路中，可根據(jù)所要求的電容值適當(dāng)?shù)馗淖?/span>變?nèi)?/span>管的寬長(zhǎng)比得到合適的電容。
取VG=2 V, W=150 μm, L=1 μm,改變VDB仿真計(jì)算電容的值。電容數(shù)值變化如表3所示。
用Matlab畫出MOS管漏極電壓與電容值的關(guān)系，模擬曲線如圖4所示。
由圖4可見，當(dāng)VDB,在一個(gè)較小范圍內(nèi)變化時(shí)，可使變?nèi)莨艿碾娙葜蛋l(fā)生很大的變化。這就是利用控制電壓可以改變電容值的原因。由Matlab計(jì)算并顯示出電容最大與最小值的比值為Cmax/Cmin =3.691 3。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機(jī)：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
請(qǐng)搜微信公眾號(hào):“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號(hào)
請(qǐng)“關(guān)注”官方微信公眾號(hào):提供 MOS管 技術(shù)幫助
