什么是封裝，電子元件封裝大全及封裝常識(shí)-漲知識(shí)
信息來源：本站 日期：2017-11-03
在完結(jié)地圖規(guī)劃并經(jīng)工藝廠家流片后，能夠選用兩種辦法對芯片進(jìn)行功能、功能測驗(yàn)：一種辦法是直接鍵合到PCB（印制電路板）上，另一種辦法是經(jīng)過封裝廠家進(jìn)行封裝后，再焊接至體系中。而封裝辦法又可分為軟封裝與硬封裝，軟封裝首要依據(jù)運(yùn)用要求直接制作成模塊，而硬封裝則是封裝成獨(dú)立的芯片。
封裝的辦法有多種，如雙列直捅封裝(DIP),四方扁平封裝（QEP)，小外型封裝（SOP），塑料引線芯片載體(PLCC)等，而封裝的資料也有多種，如塑料封裝、陶瓷封裝等，依據(jù)不同的需求能夠挑選所需的任一種封裝辦法，下面介紹5類常用的封裝辦法。
DIP (Dual In-line Package)，即雙列直插辦法封裝。絕大多數(shù)中小規(guī)劃集成電路(IC)均選用這種封裝辦法，其引腳數(shù)一般個(gè)超越100個(gè)。選用DIP封裝的CPU芯片有兩排引腳，需求刺進(jìn)到具有DIP結(jié)構(gòu)的芯片插座上，當(dāng)然，也能夠直接插在有相同焊孔數(shù)和幾何擺放的電路板上進(jìn)行焊接。DIP封裝具有以下特色：
①合適在PCB上穿孔焊接，操作便利。
②芯片面積與封裝面積之間的比值較大，故體積也較大。
Intel系列CPU中8088就選用這種封裝辦法，緩存( Cache)和前期的內(nèi)存芯片也是這種封裝辦法。
QFP (Plastic Quad Flat Package)封裝的芯片引腳之間間隔很小，引腳很細(xì)，一般大規(guī)劃或超大型集成電路都選用這種封裝辦法，其引腳數(shù)—般在100個(gè)以上。用這種辦法封裝的芯片有必要選用SMD （外表裝置設(shè)備技能）將芯片與主板焊接起米。選用SMD裝置的芯片不必在主板上打孔，一般在主板外表上有規(guī)劃好的相應(yīng)引腳的焊點(diǎn)。將芯片各引腳對準(zhǔn)相應(yīng)的焊點(diǎn)，即可完成與主板的焊接，用這種辦法焊上去的芯片，如果不必專用工具是很難拆開下來的。QFP封裝具有以下特色：
①適用于SMD外表裝置技能在PCB電路板上裝置布線。
②合適高頻運(yùn)用。
③操作便利，可靠性高。
④芯片面積與封裝面積之間的比值較小。
Intel系列CPU中80286、80386和某些486土板中的芯片選用這種封裝辦法。
SOP (Small Outline Package)，即小外型封裝。SOP封裝技能由1968-1969年菲利浦公司開發(fā)成功，今后逐步派生出SOJ（J型引腳小外形封裝）、TSOP（薄小外型封裝）、VSOP（其小外開封裝）、SSOP(縮小型SOP)、TSSOP(薄的縮小型SOP)及SOT（小外型晶體管）、SOIC（小外型集成電路）等。SOP封裝的應(yīng)用規(guī)模很廣，主板的頻率發(fā)作器芯片就是選用SOP封裝。
PLCC (Plastic Leaded Chip Carrier)，即塑封引線芯片封裝。PLCC封裝辦法，外形呈正方形，四周都有引腳，外形尺寸比DIP封裝小得多。PLCC封裝合適用SMD外表裝置技能在PCB上裝置布線，具有外形尺寸小、可靠性高的長處。
BGA (Ball Grid Array Package)，即球柵陣列封裝。BGA封裝的I/O端子以圓形或柱狀焊點(diǎn)按陣列辦法散布在封裝下面，BGA技能的長處是I/O引腳數(shù)盡管添加了，但引腳間距并沒有減小反而添加了，然后進(jìn)步了拼裝成品率；盡管它的功耗添加，但BGA能用可控塌陷芯片法焊接，然后能夠改善它的電熱功能；厚度和質(zhì)量都較曾經(jīng)的封裝技能有所削減；寄生參數(shù)減小，信號傳輸推遲小，運(yùn)用頻率大人進(jìn)步；組裝可用共面焊接，可靠性高。
BGA與TSOP比較，具有更小的體積，更好的散熱功能和電功能。BGA封裝技能使每平方英寸①的存儲(chǔ)量有了很大提高，選用BGA封裝技能的內(nèi)存產(chǎn)品在相同容量下，體積只有TSOP封裝的三分之一；別的，與傳統(tǒng)TSOP封裝辦法比較，BGA封裝辦法有愈加快速和有用的散熱途徑。
芯片封裝后，關(guān)于芯片的引線能夠簡略再分為：電源線（包含參閱信號線）與地線（包含襯底銜接線）、信號輸入線、信號輸出線，一切這些引線及其內(nèi)引線都會(huì)產(chǎn)牛寄生效應(yīng)，而這些寄生效應(yīng)關(guān)于電路功能的影響，特別是在高速高精度的電路，封裝的寄生效應(yīng)的影響愈加突出，因而在進(jìn)行此類電路規(guī)劃時(shí)有必要考慮封裝的寄生效應(yīng)的影響，在進(jìn)行電路仿真時(shí)就需求包含一個(gè)合理的電路封裝模型，同時(shí)在電路規(guī)劃和地圖規(guī)劃時(shí)有必要采納許多預(yù)防措施來減小封裝寄生參數(shù)的影響。
封裝的寄生參數(shù)首要包含有：自感（內(nèi)引線和外引線），外引線對地電容，外引線之間的互感以及外引線之間的電容等。
一切引線（內(nèi)引線及外引線）都存在必定的自感，其電感值的巨細(xì)首要取決于線的長度和封裝類型，在現(xiàn)代封裝工藝中其典型值約為2~20nH。
因?yàn)殡娫淳€與地線是電路中的共用連線，在典型的混合信號lC中，因?yàn)檫B線自感所發(fā)作的噪聲對電路的影響首要體現(xiàn)地電源線與地線上，即所謂的電源和地的電壓“反射”或“噪聲”。當(dāng)電路中多個(gè)邏輯門在每個(gè)時(shí)鐘跳變進(jìn)行開關(guān)時(shí)，在與其相連的電源線與地線上會(huì)發(fā)作很大的噪聲，所以在混合體系的地圖規(guī)劃中一般將模仿模塊與數(shù)字模塊的電源線與地線分開提供，即所謂的“模仿電源”和“數(shù)字電源”。
但是在地圖規(guī)劃中不可能絕對地把電源線分成模仿電源與數(shù)字電源，有時(shí)還需第三根電源線來避免模仿電源與數(shù)寧電源之間的彼此攪擾。而且能夠使剛多個(gè)焊盤，多條內(nèi)引線和多個(gè)封裝引腳，以下降引線的等效電感。也能夠運(yùn)用一個(gè)大的片上電容來堅(jiān)持電源VD與地之間的電壓安穩(wěn)。
選用片上電容辦法來解決自感的影響時(shí)，要注意片上電容的伉的挑選，應(yīng)避免與封裝電感發(fā)作頻率為芯片作業(yè)頻率的諧振（可經(jīng)過規(guī)劃幾個(gè)電阻與該電容串聯(lián)來破壞諧振）；別的，在CMOS工藝中一般由MOS管構(gòu)成該電容器，這要求晶體管很大，因而大大增大了芯片面積。
與襯底（內(nèi)連線也體現(xiàn)出自感。在現(xiàn)代的封裝中，一般選用將管芯經(jīng)過導(dǎo)電樹脂直接固定在接地金屬層上，并與幾個(gè)接地的封裝引腳相連，以充沛減小襯底的噪聲，消除襯底連線的自感。
輸入信號有時(shí)也會(huì)遭到引線自感的影響，首要體現(xiàn)在對信號高頻成分的衰減上，也會(huì)表現(xiàn)在瞬態(tài)波形中會(huì)發(fā)作嚴(yán)重的阻尼振蕩，然后影響信號的安穩(wěn)。
內(nèi)引線和外引線上的瓦感會(huì)把一些噪聲耦合到靈敏信號中，然后對信號發(fā)作影響，關(guān)于模仿電源和模仿輸入都易受數(shù)字電源的噪聲或時(shí)鐘線的跳變等影響，此時(shí)有必要對焊盤結(jié)構(gòu)和位置進(jìn)行認(rèn)真的規(guī)劃，以減小互感的影響。
減小互感的辦法首要有兩種：一是使引線銜接時(shí)相互筆直；二是在靈敏信號的內(nèi)引線之間刺進(jìn)相對安穩(wěn)的地線或電源線。當(dāng)然關(guān)于多個(gè)并聯(lián)線，也可規(guī)劃成被地線包圍，以減小互感效應(yīng)，以至于忽略不計(jì)。
同理，在地圖規(guī)劃時(shí)也可減小互感，即在布線時(shí)把兩條電流方向相反的引線并排在一起，就可利用互感來減小自感。所以在規(guī)劃焊盤結(jié)構(gòu)時(shí)應(yīng)充沛利用這個(gè)性質(zhì)。
別的每個(gè)外引線對地都存在寄生電容，即所謂的自感和互感電容，這可能會(huì)約束電路的輸入帶寬或許添加前一級的負(fù)載。更重要的是，這一電容與內(nèi)引線、外引線上的總電感將發(fā)作必定的諧振頻率，這一頻率能夠被電路中不同的瞬態(tài)電流所鼓勵(lì)。因?yàn)閮?nèi)引線和外引線的串聯(lián)
電阻較小，因而其品質(zhì)因數(shù)(Q)很大，這會(huì)引起強(qiáng)烈的諧振，然后顯著地?cái)U(kuò)大了噪聲。外引線之間的電容會(huì)導(dǎo)致線問的附加耦合，這也有必要包含在仿真中。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機(jī)：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
關(guān)注KIA半導(dǎo)體工程專輯請搜微信號:“KIA半導(dǎo)體”或點(diǎn)擊本文下方圖片掃一掃進(jìn)入官方微信“關(guān)注”
長按二維碼識(shí)別關(guān)注
