mos經(jīng)典驅(qū)動電路詳解 mos結(jié)構與種類、導通特性解析-KIA MOS管
信息來源：本站 日期：2018-11-28
在使用MOS管設計開關電源或者馬達驅(qū)動電路的時候，大部分人都會考慮MOS的導通電阻，最大電壓等，最大電流等，也有很多人僅僅考慮這些因素。這樣的電路也許是可以工作的，但并不是優(yōu)秀的，作為正式的產(chǎn)品設計也是不允許的。
MOSFET管是FET的一種（另一種是JFET），可以被制造成增強型或耗盡型，P溝道或N溝道共4種類型，但實際應用的只有增強型的N溝道MOS管和增強型的P溝道MOS管，所以通常提到NMOS，或者PMOS指的就是這兩種。
至于為什么不使用耗盡型的MOS管，不建議刨根問底。
對于這兩種增強型MOS管，比較常用的是NMOS。原因是導通電阻小，且容易制造。所以開關電源和馬達驅(qū)動的應用中，一般都用NMOS。下面的介紹中，也多以NMOS為主。
MOS管的三個管腳之間有寄生電容存在，這不是我們需要的，而是由于制造工藝限制產(chǎn)生的。寄生電容的存在使得在設計或選擇驅(qū)動電路的時候要麻煩一些，但沒有辦法避免，后邊再詳細介紹。
在MOS管原理圖上可以看到，漏極和源極之間有一個寄生二極管。這個叫體二極管，在驅(qū)動感性負載（如馬達），這個二極管很重要。順便說一句，體二極管只在單個的MOS管中存在，在集成電路芯片內(nèi)部通常是沒有的。
導通的意思是作為開關，相當于開關閉合。
NMOS的特性，Vgs大于一定的值就會導通，適合用于源極接地時的情況（低端驅(qū)動），只要柵極電壓達到4V或10V就可以了。
PMOS的特性，Vgs小于一定的值就會導通，適合用于源極接VCC時的情況（高端驅(qū)動）。但是，雖然PMOS可以很方便地用作高端驅(qū)動，但由于導通電阻大，價格貴，替換種類少等原因，在高端驅(qū)動中，通常還是使用NMOS。
MOS管驅(qū)動電路不管是NMOS還是PMOS，導通后都有導通電阻存在，這樣電流就會在這個電阻上消耗能量，這部分消耗的能量叫做導通損耗。選擇導通電阻小的MOS管會減小導通損耗?，F(xiàn)在的小功率MOS管導通電阻一般在幾十毫歐左右，幾毫歐的也有。
MOS在導通和截止的時候，一定不是在瞬間完成的。MOS兩端的電壓有一個下降的過程，流過的電流有一個上升的過程，在這段時間內(nèi)，MOS管的損失是電壓和電流的乘積，叫做開關損失。通常開關損失比導通損失大得多，而且開關頻率越快，損失也越大。
導通瞬間電壓和電流的乘積很大，造成的損失也就很大。縮短開關時間，可以減小每次導通時的損失；降低開關頻率，可以減小單位時間內(nèi)的開關次數(shù)。這兩種辦法都可以減小開關損失。
跟雙極性晶體管相比，一般認為使MOS管導通不需要電流，只要GS電壓高于一定的值，就可以了。這個很容易做到，但是，我們還需要速度。
在MOS管的結(jié)構中可以看到，在GS，GD之間存在寄生電容，而MOS管的驅(qū)動，實際上就是對電容的充放電。對電容的充電需要一個電流，因為對電容充電瞬間可以把電容看成短路，所以瞬間電流會比較大。選擇/設計MOS管驅(qū)動時第一要注意的是可提供瞬間短路電流的大小。
MOS管驅(qū)動電路第二注意的是，普遍用于高端驅(qū)動的NMOS，導通時需要是柵極電壓大于源極電壓。而高端驅(qū)動的MOS管導通時源極電壓與漏極電壓（VCC）相同，所以這時 柵極電壓要比VCC大4V或10V。如果在同一個系統(tǒng)里，要得到比VCC大的電壓，就要專門的升壓電路了。很多馬達驅(qū)動器都集成了電荷泵，要注意的是應該 選擇合適的外接電容，以得到足夠的短路電流去驅(qū)動MOS管。
上邊說的4V或10V是常用的MOS管的導通電壓，設計時當然需要有一定的余量。而且電壓越高，導通速度越快，導通電阻也越小。現(xiàn)在也有導通電壓更小的MOS管用在不同的領域里，但在12V汽車電子系統(tǒng)里，一般4V導通就夠用了。
MOS管的驅(qū)動電路及其損失，可以參考Microchip公司的AN799 Matching MOSFET Drivers to MOSFETs。
現(xiàn)在的mos經(jīng)典驅(qū)動電路，有幾個特別的需求：
當使用5V電源，這時候如果使用傳統(tǒng)的圖騰柱結(jié)構，由于三極管的be有0.7V左右的壓降，導致實際最終加在gate上的電壓只有4.3V。這時候，我們選用標稱gate電壓4.5V的MOS管就存在一定的風險。
同樣的問題也發(fā)生在使用3V或者其他低壓電源的場合。
輸入電壓并不是一個固定值，它會隨著時間或者其他因素而變動。這個變動導致PWM電路提供給MOS管的驅(qū)動電壓是不穩(wěn)定的。
為了讓MOS管在高gate電壓下安全，很多MOS管內(nèi)置了穩(wěn)壓管強行限制gate電壓的幅值。在這種情況下，當提供的驅(qū)動電壓超過穩(wěn)壓管的電壓，就會引起較大的靜態(tài)功耗。
同時，如果簡單的用電阻分壓的原理降低gate電壓，就會出現(xiàn)輸入電壓比較高的時候，MOS管工作良好，而輸入電壓降低的時候gate電壓不足，引起導通不夠徹底，從而增加功耗。
在一些控制電路中，邏輯部分使用典型的5V或者3.3V數(shù)字電壓，而功率部分使用12V甚至更高的電壓。兩個電壓采用共地方式連接。
這就提出一個要求，需要使用一個電路，讓低壓側(cè)能夠有效的控制高壓側(cè)的MOS管，同時高壓側(cè)的MOS管也同樣會面對1和2中提到的問題。
在這三種情況下，圖騰柱結(jié)構無法滿足輸出要求，而很多現(xiàn)成的MOS驅(qū)動IC，似乎也沒有包含gate電壓限制的結(jié)構。
于是我設計了一個相對通用的電路來滿足這三種需求。
mos經(jīng)典驅(qū)動電路圖如下：
圖1 用于NMOS的驅(qū)動電路
圖2 用于PMOS的驅(qū)動電路
這里我只針對NMOS驅(qū)動電路做一個簡單分析：
Vl和Vh分別是低端和高端的電源，兩個電壓可以是相同的，但是Vl不應該超過Vh。Q1和Q2組成了一個反置的圖騰柱，用來實現(xiàn)隔離，同時確保兩只驅(qū)動管Q3和Q4不會同時導通。R2和R3提供了PWM電壓基準，通過改變這個基準，可以讓電路工作在PWM信號波形比較陡直的位置。
Q3和Q4用來提供驅(qū)動電流，由于導通的時候，Q3和Q4相對Vh和GND最低都只有一個Vce的壓降，這個壓降通常只有0.3V左右，大大低于0.7V的Vce。
R5和R6是反饋電阻，用于對gate電壓進行采樣，采樣后的電壓通過Q5對Q1和Q2的基極產(chǎn)生一個強烈的負反饋，從而把gate電壓限制在一個有限的數(shù)值。這個數(shù)值可以通過R5和R6來調(diào)節(jié)。
最后，R1提供了對Q3和Q4的基極電流限制，R4提供了對MOS管的gate電流限制，也就是Q3和Q4的Ice的限制。必要的時候可以在R4上面并聯(lián)加速電容。
這個電路提供了如下的特性：
1，用低端電壓和PWM驅(qū)動高端MOS管。
2，用小幅度的PWM信號驅(qū)動高gate電壓需求的MOS管。
3，gate電壓的峰值限制
4，輸入和輸出的電流限制
5，通過使用合適的電阻，可以達到很低的功耗。
6，PWM信號反相。NMOS并不需要這個特性，可以通過前置一個反相器來解決。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號
請“關注”官方微信公眾號:提供 MOS管 技術幫助
