CMOS電路三態(tài)門概念原理應用詳解-KIA MOS管
信息來源：本站 日期：2023-04-27
三態(tài)門-概念
三態(tài)門輸出電路除了有高低電平兩個狀態(tài)之外，還有第三個狀態(tài)--Hi-Z高阻態(tài)；
三態(tài)門-電路原理
三態(tài)門-應用
a.雙向傳輸
在verilog我們使用inout的端口時，常常會使用這樣的語句:assing out = en ? out_tmp : 1'bz;其含義是當en=1時，輸出接口輸出具體電平out_tmp，en=0時則當作輸入接口使用，賦值為Hi-Z態(tài)，允許外部信號的拉低或者拉高；
電路結(jié)構(gòu)如下圖
b.總線結(jié)構(gòu)
電路結(jié)構(gòu)：
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)金田路3037號金中環(huán)國際商務大廈2109
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號
請“關注”官方微信公眾號:提供 MOS管 技術幫助
免責聲明：本網(wǎng)站部分文章或圖片來源其它出處，如有侵權，請聯(lián)系刪除。
