MOSFET-襯底偏壓技術(shù)圖文詳解-KIA MOS管

襯底偏壓技術(shù)

先簡單回顧下MOSFET的導(dǎo)通過程。

MOS 襯底偏壓

當(dāng)Vg從0V開始上升的時候，p襯底中的多子空穴會被趕離柵區(qū)從而留下負(fù)電荷（空穴無法移動，實(shí)際上是電子的移動，電子從襯底被抽取上來，與p型半導(dǎo)體中的受主雜質(zhì)例如硼結(jié)合，使得共價鍵飽和，既沒有可移動的電子，也沒有可移動的空穴）；

此時柵極與襯底構(gòu)成電容器的兩極，因此襯底上負(fù)電荷的量和柵上正電荷的量相同；由于p型半導(dǎo)體中是多子空穴導(dǎo)電，最終在p型襯底中形成一個多子耗盡的區(qū)域即耗盡層；

隨著Vg增加，耗盡層寬度以及，氧化物和硅界面處的電勢也增加；這時結(jié)構(gòu)類似兩個電容串聯(lián)：柵氧化層電容（Cox，這是一個固定電容，Cox = εox/dox）和耗盡層電容（Cdep，這是一個可變電容，Cdep = εdep/ddep，ddep耗盡層寬度會增加）；

當(dāng)Vg進(jìn)一步增加的時候，源漏之間的柵氧下就形成了載流子溝道；形成溝道所對應(yīng)的Vg成為閾值電壓Vth；

Vth通常定義為界面的電子濃度等于p型襯底的多子濃度時的柵壓； Vth有如下表達(dá)式：

MOS 襯底偏壓

其中Qdep是耗盡層的電荷；

以上討論都是假設(shè)襯底和源端是接地的，如果NMOS的襯底電壓Vb比源端電壓Vg小的時候會發(fā)生什么情況。

MOS 襯底偏壓

假設(shè)Vs=Vd=0，Vg略小于Vth使得柵下形成耗盡層但是還沒有反型層形成。當(dāng)Vb變得更負(fù)的時候，將會有更多的空穴被吸引到襯底，同時留下大量的負(fù)電荷，耗盡層變得更寬了，由Vth的表達(dá)式可知，閾值電壓是耗盡層電荷總數(shù)的函數(shù)，因?yàn)樵诜葱椭?，柵上的電荷是等于耗盡層電荷的。

因此，隨著Vb的下降，Qd增加，Vth也增加。這稱為反向襯底偏置或者體效應(yīng)，可以表達(dá)為如下公式：

MOS 襯底偏壓