廣東可易亞半導(dǎo)體科技有限公司

國(guó)家高新企業(yè)

cn en

應(yīng)用領(lǐng)域

mos管的gidl效應(yīng),MOSFET泄漏電流詳解-KIA MOS管

信息來(lái)源:本站 日期:2024-01-23 

分享到:

mos管的gidl效應(yīng),MOSFET泄漏電流詳解-KIA MOS管


MOS管的GIDL效應(yīng)是指在柵極電壓較高的情況下,絕緣層下的溝道區(qū)域會(huì)發(fā)生漏電現(xiàn)象的現(xiàn)象。這種現(xiàn)象是由于高電場(chǎng)導(dǎo)致絕緣層中的電子發(fā)生穿隧效應(yīng),從而形成漏電流。


GIDL效應(yīng)會(huì)導(dǎo)致器件的功耗增加、性能下降,并可能引起電流漂移現(xiàn)象。針對(duì)GIDL效應(yīng)的影響和問(wèn)題,研究人員提出了一些解決方案,包括使用高介電常數(shù)的材料來(lái)減小電場(chǎng)強(qiáng)度、優(yōu)化溝道結(jié)構(gòu)和引入電場(chǎng)屏蔽層等方法。此外,還有其他一些方法可以應(yīng)對(duì)GIDL效應(yīng),例如采用低功耗工藝、優(yōu)化柵極結(jié)構(gòu)和控制柵極電壓等。


GIDL(gate-induced drain leakage) 是指柵誘導(dǎo)漏極泄漏電流,對(duì)MOSFET的可靠性影響較大。


MOSFET 中引發(fā)靜態(tài)功耗的泄漏電流主要有:源到漏的亞閾泄漏電流,柵泄漏電流,發(fā)生在柵漏交疊區(qū)的柵致漏極泄漏 GIDL 電流,如圖所示。在這些泄漏電流中,在電路中器件處于關(guān)態(tài)或者處于等待狀態(tài)時(shí),GIDL 電流在泄漏電流中占主導(dǎo)地位。

mos管,gidl,泄漏電流

GIDL 隧穿電流

當(dāng)柵漏交疊區(qū)處柵漏電壓 VDG很大時(shí),交疊區(qū)界面附近硅中電子在價(jià)帶和導(dǎo)帶之間發(fā)生帶帶隧穿形成電流,我們把這種電流稱(chēng)之為 GIDL 隧穿電流。隨著柵氧化層越來(lái)越薄,GIDL 隧穿電流急劇增加。


GIDL 產(chǎn)生電流

漏 pn 結(jié)由于反偏,產(chǎn)生率大于復(fù)合率,在柵控制下,硅和二氧化硅界面處陷阱充當(dāng)產(chǎn)生中心而引發(fā)的一種柵誘導(dǎo)的漏極泄漏電流。


柵致漏極泄露電流,gate induced drain leakage (GIDL,/GIDL)

柵致漏極泄露電流是由MOS晶體管漏極結(jié)中的高場(chǎng)效應(yīng)引起的。由于G與D重疊區(qū)域之間存在大電場(chǎng)而發(fā)生隧穿并產(chǎn)生電子-空穴對(duì),其中包含雪崩隧穿和BTBT隧穿。由于電子被掃入阱中,空穴積累在漏中形成/GIDL。


以NMOS為例,當(dāng)gate不加壓或加負(fù)壓,drain端加高電壓, 使得gate和drain的交疊區(qū)域出現(xiàn)了一個(gè)從drain指向gate的強(qiáng)電場(chǎng),靠近gate oxide 附近出現(xiàn)強(qiáng)耗盡區(qū),形成電勢(shì)變化非常陡的類(lèi)p+-n+結(jié)—橫向和縱向的圖;(一定是gate與drain要有重疊嗎?要有交疊,這也是GIDL管的來(lái)源),引起了耗盡區(qū)電子空穴分離,載流子躍遷,電子流向drain端,空穴被掃入基底,由此形成漏電流。

mos管,gidl,泄漏電流

NMOS 中 GIDL 圖解 (橫向、縱向)


前提條件: 

1) 亞閾值區(qū) 

2)Drain和gate有交疊,GIDL產(chǎn)生處有pn結(jié) 

3)強(qiáng)漏電場(chǎng)


Impact in MOS:亞域區(qū)漏電流,增大靜態(tài)功耗

Mitigation in MOS: LDD, 交疊區(qū)輕摻雜,使電勢(shì)緩變,躍遷幾率減小,漏電流減小

Impact in NAND:在program時(shí),被inhibit string 發(fā)生HCI效應(yīng), 邊緣WL Vt上浮 (不被inhibit的string, 不存在靜電壓差,這種效應(yīng)應(yīng)該較弱)

mos管,gidl,泄漏電流

Mitigation in MOS: 設(shè)置邊緣dummy WL

Application in NAND:GIDL erase,3D NAND中, Pwell erase 需結(jié)合SEG工藝,工藝復(fù)雜,因此越來(lái)越多的制造商開(kāi)始使用GIDL erase,即利用GIDL效應(yīng)產(chǎn)生電子空穴對(duì),將空穴掃入channel中,實(shí)現(xiàn)塊擦除。


聯(lián)系方式:鄒先生

聯(lián)系電話:0755-83888366-8022

手機(jī):18123972950(微信同號(hào))

QQ:2880195519

聯(lián)系地址:深圳市福田區(qū)金田路3037號(hào)金中環(huán)國(guó)際商務(wù)大廈2109


請(qǐng)搜微信公眾號(hào):“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號(hào)

請(qǐng)“關(guān)注”官方微信公眾號(hào):提供  MOS管  技術(shù)幫助

免責(zé)聲明:本網(wǎng)站部分文章或圖片來(lái)源其它出處,如有侵權(quán),請(qǐng)聯(lián)系刪除。