CMOS構(gòu)成AB級(jí)輸出電路的辦法以及CMOS AB級(jí)輸出電路的結(jié)構(gòu)
信息來(lái)源：本站 日期：2017-08-30
基于CMOS的普通的AB級(jí)輸出電路
圖9.24示出一例用CMOS構(gòu)成AB級(jí)輸出電路的辦法。輸出晶體管M,和Mz兩個(gè)柵極間并聯(lián)銜接著n溝MOS晶體管M3和p溝MOS晶體管M4，加偏置電流Ibias并使ID3+ID4=Ibias。而且，M3和M4的柵極分別加偏置電壓Vbias1和Vbias2。假如輸入電壓Vin降落，那么M3的柵極—源極間電壓VGS3增加，流過(guò)M3的電流ID3增加。這時(shí)，由于ID4＝Ibias-ID3，所以流過(guò)M4的電流ID4減少。其結(jié)果VSG4減小，A點(diǎn)的電位降低了。
當(dāng)輸入電壓Vi。上升時(shí)，M3的柵極—源極間電壓VGS3減小，流過(guò)M3的電流減小。由此，流過(guò)M4的電流ID4增加。其結(jié)果VSG4增加，A點(diǎn)的電位上升了。
圖9. 25示出包含了Vbias1和Vbias2的偏置電路在內(nèi)的AB級(jí)輸出電路。
如今假定M3、M5晶體管的尺寸分別與M4和M7的晶體管尺寸相等，剖析在Iout=0的穩(wěn)定狀態(tài)下流過(guò)各途徑的電流。假如流過(guò)M3和M4的電流相等，那么各自流過(guò)Ibias。由于當(dāng)(W/L)3=(W／L)5時(shí)流過(guò)M3和Ms 的電流相等，所以VGS3＝VGS5。其結(jié)果，Vin=VB。由于M2和M6的柵極—源極間電壓變得相等，所以有
同樣地，由于當(dāng)(W/L)4=(W/L)，時(shí)流過(guò)M4和M7的電流相等，所以VGS4＝VGS7。其結(jié)果，VA=VC。由于M1和M8的柵極—源極間電壓變得相等，所以有
由于假定Jout=0，所以Ipull=Ipush=Iq。由式(9.22)、式(9.23)，晶體管的尺寸就設(shè)定為
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機(jī)：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
關(guān)注KIA半導(dǎo)體工程專輯請(qǐng)搜微信號(hào):“KIA半導(dǎo)體”或點(diǎn)擊本文下方圖片掃一掃進(jìn)入官方微信“關(guān)注”
長(zhǎng)按二維碼識(shí)別關(guān)注
