mos管esd保護(hù)電路,ESD保護(hù)電路設(shè)計(jì)-KIA MOS管

ESD保護(hù)器件工作原理

靜電保護(hù)器件（ESD）是由一個(gè)或多個(gè) TVS 晶粒采用不同的電路拓?fù)渲瞥删哂刑囟üδ艿亩嗦坊騿温?ESD 保護(hù)器件。ESD反向并聯(lián)于電路中，當(dāng)電路正常工作時(shí)，ESD處于截止?fàn)顟B(tài)（高阻態(tài)），不影響電路正常工作。

當(dāng)電路出現(xiàn)異常過(guò)電壓并達(dá)到 ESD 的擊穿電壓時(shí)，ESD迅速由高阻態(tài)變?yōu)榈妥钁B(tài)，泄放由異常過(guò)電壓導(dǎo)致的瞬時(shí)過(guò)電流到地，同時(shí)把異常過(guò)電壓鉗制在一個(gè)安全水平之內(nèi)，從而保護(hù)后級(jí)電路免遭異常過(guò)電壓的損壞。

CMOS I/O上的內(nèi)部ESD保護(hù)

內(nèi)置保護(hù)在CMOS I/O引腳上非常常見(jiàn)，這些引腳可能是器件的一部分(從簡(jiǎn)單的負(fù)載開(kāi)關(guān)到中等復(fù)雜性的微控制器，再到高復(fù)雜性的FPGA)。它們通常為每個(gè) I/O 引腳兩個(gè)。一個(gè)連接在引腳和GND之間，一個(gè)連接在引腳和VCC之間。兩者在正常工作條件下均為反向偏置(GND<=VI/O<=VCC)。

esd保護(hù)電路

CMOS數(shù)字I/O引腳示意圖，突出顯示了許多設(shè)計(jì)中普遍存在的內(nèi)部保護(hù)二極管(即使IC數(shù)據(jù)手冊(cè)中沒(méi)有提到它們)。

它們用于在引腳發(fā)生故障時(shí)保護(hù)敏感的CMOS邏輯。如果VI/O 上的電壓高于 VCC(例如，正 ESD 電壓尖峰)，則頂部二極管導(dǎo)通，將引腳上的電壓箝位至不超過(guò)VCC+Vf。同樣，如果VI/O上的電壓降至VGND以下(例如，負(fù)ESD電壓尖峰)，則底部二極管導(dǎo)通，將引腳上的電壓箝位至不超過(guò)?Vf。

要小心，因?yàn)檫@些二極管通常具有相當(dāng)?shù)偷淖畲箅娏?。超過(guò)此最大電流將吹動(dòng)ESD二極管，通常導(dǎo)致其開(kāi)路，從而消除了敏感CMOS電路的保護(hù)，然后幾乎瞬間被油炸。然后，您的 I/O 引腳將停止工作。如果幸運(yùn)的話，它只會(huì)是一個(gè)受影響的引腳。如果沒(méi)有，整個(gè)端口(如果適用)，甚至整個(gè)設(shè)備都會(huì)被失效。

無(wú)論它們多么有用，它們也會(huì)在特定情況下產(chǎn)生設(shè)計(jì)挑戰(zhàn)，因此在進(jìn)行任何涉及CMOS I/O且存在ESD保護(hù)二極管的原理圖設(shè)計(jì)時(shí)，都需要仔細(xì)考慮。導(dǎo)致問(wèn)題的兩種情況是：為具有多個(gè)電壓軌的電路上電時(shí)。當(dāng)VI/O上的電壓在某些點(diǎn)上可能高于VCC時(shí)，由于輸入信號(hào)的性質(zhì)。在低功耗設(shè)計(jì)中，當(dāng)您有選擇地關(guān)斷為這些IC供電的電壓軌時(shí)。